【ちっぷれっと】

チップレット とは?

公開:
💡 巨大チップを「小さなブロック」に分けて組み合わせる新発想
📌 このページのポイント
モノリシック vs チップレット設計 従来(モノリシック) 1枚の巨大なダイ CPUコア GPU メモリCtrl I/O × 1箇所の欠陥で チップ全体が不良品に チップレット設計 パッケージ基板 CPUコア 3nm GPU 5nm I/O 6nm メモリCtrl 機能ごとに最適な プロセスで製造・組合せ 異なるプロセスノードを混載できるのがチップレットの強み
モノリシックとチップレット設計の比較
ひよこ ひよこ
チップレットって、普通のチップと何が違うの?
ペンギン先生 ペンギン先生
従来はCPUもメモリコントローラもI/Oも全部1枚の大きなチップ(モノリシック)に詰め込んでたんだ。チップレットはそれを機能ごとに小さなチップに分けて、レゴブロックみたいに組み合わせる方式だよ
ひよこ ひよこ
わざわざ分ける意味ってあるの?
ペンギン先生 ペンギン先生
大きいチップは1箇所でも欠陥があると全部ダメになるでしょ?小さく分ければ欠陥の影響が小さくなるから歩留まりが上がるんだ。100点のテストより10点のテスト10回の方が全問正解しやすいイメージだね
ひよこ ひよこ
なるほど、小さい方が作りやすいんだ!他にもメリットある?
ペンギン先生 ペンギン先生
CPUコアは最先端の3nmで、I/O部分はコストの安い6nmで作る、みたいに機能ごとに最適なプロセスを選べるのが大きいよ。全部を最先端で作ると高くなるけど、必要なところだけ先端技術を使えるんだ
ひよこ ひよこ
チップレット同士はどうやってつなぐの?
ペンギン先生 ペンギン先生
シリコンインターポーザーやEMIB(Embedded Multi-die Interconnect Bridge)という技術で高速接続するよ。UCIe(Universal Chiplet Interconnect Express)という業界標準規格も策定されて、異なるメーカーのチップレットを混載する未来も近づいてるんだ
ひよこ ひよこ
じゃあ将来はCPUを自由に組み合わせられるようになる?
ペンギン先生 ペンギン先生
まさにその方向に進んでるよ。AMDサーバー向けEPYCで最大12個のチップレットを組み合わせてるし、IntelもPC向けCPUでチップレット設計を採用してる。半導体の進化はもう微細化だけじゃなくて「組み合わせ方」の勝負になってきてるんだよ
ペンギン
まとめ:ざっくりこれだけ覚えればOK!
「チップレット」って出てきたら「半導体チップをブロックのように組み合わせる技術」と思えればだいたいOK!
📖 おまけ:英語の意味
「Chiplet」 = 小さなチップ
💬 Chip(チップ)に小さいものを表す接尾辞 -let がついた造語だよ。booklet(小冊子)と同じ作りだね
← 用語集にもどる