【りすくふぁいぶ】
RISC-V(リスクファイブ) とは?
最終更新:
💡 CPUが理解する命令を、公開された共通仕様にする
ソフトウェアから見たCPUの命令や動作を定める、公開された命令セットアーキテクチャ(ISA)。ISA自体の利用料は不要で、基本命令に標準拡張や独自拡張を組み合わせる。完成したCPUの回路設計そのものではない。
📌 このページのポイント
RISC-Vは、CPUの設計図なの?
無料でCPUを作れるの?
CPUの中身も、全て公開する必要がある?
モジュラー設計って何?
同じRISC-Vなら、同じソフトが必ず動く?
まとめ:ざっくりこれだけ覚えればOK!
「RISC-V」って出てきたら「利用料のない、公開されたCPUの命令仕様」と思えばだいたいOK!
📖 おまけ:英語の意味
「RISC-V」 = RISCの第5の取り組み
💬 RISCはReduced Instruction Set Computerの略。Vはローマ数字の5で、バークレーの先行する四つのRISCプロジェクトを引き継ぐ趣旨で名付けられたよ